IBM-Intel : la guerre des processeurs continue

Fin 2001 ou début 2002, IBM proposera Power4, le prochain membre de sa famille
de processeurs Power. Le premier de ses membres équipait le premier RS/6000. Comme
le RS/6000 signait l’entrée d’IBM sur le marché des stations de travail techniques/scientifiques,
les premiers membres de la famille Power étaient optimisés pour des calculs numériques
intensifs (NIC, numeric intensive computing).

Au fil du temps, IBM a enrichi la famille Power de nouveaux membres, dont un Power2
32 bits, version monopuce de Power2, et, début 1999, un Power3 64 bits.

La conception de tous ces processeurs Power mettait l’accent sur des tâches NIC.Dans
cette industrie, il semble difficile d’imaginer qu’un seul fournisseur puisse
se détacher nettement de ses concurrentsIBM, Motorola et Apple ont défini ensemble
l’architecture PowerPC au début de la décennie 1990. L’architecture Power a servi
de point de départ pour la nouvelle architecture PowerPC, et les extensions de
l’architecture permettent de développer des microprocesseurs 32 bits, polyvalents,
monopuces. Par la suite, IBM a incorporé certaines de ces mêmes extensions dans
les processeurs Power plus récents.

Au cours des années 1991 et 1992, j’ai dirigé une équipe d’ingénieurs et de programmeurs
de Rochester pour pousser encore plus loin la conception originale du PowerPC.
Nous visions une architecture 64 bits intégrale, capable de traiter les tâches
des serveurs commerciaux. Nous aurions aimé appeler cette architecture PowerPC
Plus, mais IBM corporate a refusé, et nous avons donc opté pour PowerPC AS. Notons
avec intérêt que l’architecture PowerPC AS n’a concerné que les processeurs développés
à  Rochester, y compris tous ceux de la série Star.
Power4 utilisera l’architecture PowerPC AS intégrale sans renoncer à  la puissance
NIC de sa puissante puce. Et c’est ainsi que, pour la première fois, on utilisera
une seule et même puce dans des serveurs allant des plus petits AS/400 aux plus
gros superordinateurs RS/6000 SP. Et, muni de cette nouvelle puce, le plus petit
AS/400 sera bien sûr un formidable serveur de gestion, mais affichant aussi de
remarquables performances NIC.
Power4 n’est pas un microprocesseur ordinaire. Chaque puce Power4 contiendra 170
millions de transistors, plus d’un mile (1,6 km) de fil de cuivre et deux processeurs
PowerPC AS 64 bits complets, chacun dépassant la vitesse de 1 GHz. Outre deux
niveaux de matériel de mémoire cache sur puce et toute la logique de support,
ces deux processeurs auront une configuration SMP (symmetric multiprocessor).
Power4 sera l’un des premiers modèles SMP-on-a-chip jamais construit. Pour faire
bonne mesure, chaque puce Power4 comportera également une interface I/O complète
et tout le support matériel nécessaire pour des implémentations NUMA (nonuniform
memory access). (Pour plus d’informations sur NUMA, voir l’article  » NUMA : vers
de très gros AS/400 « , NEWSMAGAZINE, décembre 1999.)

A l’origine, nous avons baptisé cette nouvelle puce le GigaProcessor pour souligner
que c’est bien plus qu’un simple processeur Power supplémentaire. Malheureusement,
nous avons appris que la marque GigaProcessor était déjà  déposée, et donc nous
l’appelons simplement Power4. Quel que soit le nom, ce sera une petite puce impressionnante.